多年来，静电放电（ESD,Electrostatic discharge）一直是集成电路（IC）的关键设计问题。 ESD已经成为产品可靠性主要的威胁，因为它存在于从主流硅基互补金属氧化物半导体（CMOS,complementary metal oxide semiconductor）到更奇特的化合物半导体工艺（如砷化镓（GaAs）或者氮化镓（GaN））的所有IC制造工艺中）。

静电已经流行了很长时间。它是在几千年前首次记录的，当时人们观察到揉到一个人皮肤上的琥珀能够拾取羽毛等轻物。然而，直到十八世纪，库仑和高斯等人才开始了解电荷现象，当然还有本杰明富兰克林也带来了他著名的实验，他在风暴中放风筝来利用雷暴中的电力。

静电是物体表面电荷的积累。这些电荷保留在物体上，并可能转移到其他物体上。电荷最终渗出到接地表面或者通过放电快速中和。

描述这种静电荷累积和交换的物理现象称为摩擦起电（triboelectric effect）效应。当两种中性材料彼此物理接触然后分离时将交换电子，留下一种带负电的材料而另一种材料带正电荷。电子交换取决于许多因素，例如室温，相对湿度和接触持续时间等。然而，关键参数是产生静电的材料。一个很好的例子是橡胶气球在头发上摩擦时产生的电荷。头发将倾向于将电子释放到气球中。

在半导体制造环境中，所述静电电荷可以由人类操作者，生产制造用的机器/设备或者半导体器件本身引起的。静电荷非常快速地从一个表面传递到另一个表面，并导致大的瞬态电压和电流。后者可能对IC非常有害，因为它可能导致MOS晶体管栅极氧化物（gate oxide），片上金属化物以及p-n结的损坏。几年前，ESD协会和ESD协会前任主席史蒂夫·哈尔佩林（Steve Halperin）进行了一项研究，他表明，糟糕的ESD健壮性使得该行业损的总利润损失了8％。作者将ESD健壮性差的影响列为如下：

I.重新设计，延迟产品发布
II.客户不满意，这意味着有业务停止
III.处于竞争劣势，导致业务损失
IV.高测试失败导致产量损失，利润流失
V.高客户退货率，从而导致需要提供更多的产品分析支持

传统上，有两种方法可以减轻ESD的影响，并且这两种方法之间并不相互排斥，实际上它们可以联合在一起工作的。第一种方法是在制造环境中控制ESD。已经被广泛采用了适当的控制机制，例如人工操作员的接地腕带或者特殊手套，用于中和静电的电离器，以及用于生产设施的接地板中的抗静电材料。第二种方法是通过使IC电路更加健壮来保护IC电路免受静电放电的影响。这是通过芯片上特殊保护电路的设计实现的。

用于低速/低频电路的ESD保护装置和电路相当成熟，并且典型的ESD失效水平已经到了高于2000V人体模型（HBM，human body model）的分类测试水平。然而，对射频的有效ESD保护仍然不是普遍存在的。

现有的ESD保护解决方案主要用于CMOS工艺。对于化合物半导体工艺，例如GaAs pHEMT和SiGe HBT，基本上没有这样的解决方案。化合物半导体工艺广泛用于高性能RF /微波电路中，并且由于化合物半导体材料固有的低导热性，因此它们通常易受ESD事件的影响。这些工艺的ESD保护技术能够达到的最新水平仅为1000 V ESD 人体模型（HBM，human body model）分类测试级别，并通过使用基于堆叠肖特基二极管的电路架构来实现的。

尽管已经证明了用于CMOS工艺中的RF IC的ESD保护解决方案，但是这些解决方案通常会遭受相对大的寄生电容的影响，这使它们仅适用于少数几种应用中。

射频集成电路（RFIC）对提供强大的ESD保护解决方案的需求在不断增长。本头条号将讨论化合物半导体工艺（GaAs pHEMT和SiGe HBT）中ESD保护器件的器件设计和器件仿真。 CMOS，BiCMOS以及化合物半导体工艺技术的ESD保护器件的示例也将在本头条号中讨论。

1.1 ESD模型和测试设置

ESD事件被分为三类，每类都代表某种物理现象。为此目的而开发的ESD模型是：HBM（human body model ，人体模型），机器模型（MM，machine model ）以及充电器件模型（CDM，charged device model）。图1.1a，b和c描绘了与上述每个模型相关的放电波形。

射频集成电路中的ESD保护基础知识

图1.1 ESD放电模型

图1.1 ESD放电模型：（a）人体模型（HBM）; （b）机器模型（MM）; （c）充电器件模型（CDM）

HBM是可靠性测试中最常用的模型。这是任何IC（集成电路）器件的基本要求。该模型模拟处理IC的人工操作员的放电情况。例如，在干燥的冬日穿过铺有地毯的地板上的人类累积的电荷通过所述人用手指触摸的任何物体排出。在这种情况下，人类将是电荷源，并且由电容器表示，并且可能通过人的手指的放电可以用一个1500Ω的串联电阻表示。显然，这些参数会根据许多条件而变化，例如环境湿度和人体构造。尽管如此，该模型还是起草了一个标准，并记录在MIL-STD-883的“测试方法标准微电路（Test Method Standard Microcircuits）”中。 HBM应力的一个关键特征是它仅持续几百纳秒，它本质上是单极的（即正或负），其峰值电流可达到几安培。

机器模型（MM）模拟的是从带电导电源到IC的放电现象。这种模型的常见例子是未正确配置ESD控制方法，或自动测试设备（ATE）的非接地区域的在线IC检测设备的放电现象。有几个独立的标准描述了机器模型（MM）。它们包括JEDEC固态技术协会JESD22-A115，ESD协会ANSI / ESD-STM5.2 ，国际电工委员会IEC-60749-27和汽车电子委员会的AEC-Q100等。

为机器模型（MM）提出的应力模型与所有其它类测试模型类似。在其基本形式中，它由集总RLC（电阻，电感和电容）电路组成，其电路原理图如图1.1b所示。这类似于HBM，但电路元件值除外。在机器模型（MM）的情况下，由于源是导电的，因此RESD的标称值为0Ω。该电路配置产生具有大幅度，亚微秒持续时间和低阻尼衰减正弦波的波形。然而，实际上，这种波形是不可能实现的，因为连接到IC的测试器系统中的附加寄生参数将起作用。寄生电流对放电电流波形有很大的影响，特别是因为IC响应ESD脉冲时保护导通，因此阻抗会动态变化。结果，IC内引脚到引脚的波形变化将是可观的。多年来，行业对MM的支持一直在下滑。这归因于许多因素，其中包括各种机器模型（MM） ESD测试系统之间报告的测试级别相关性差，缺乏独特的MM特定故障特征，以及通过不同的ESD分类测试对IC进行认证的高成本。机器模型（MM被认为只是一种更严重的HBM应力。此外，其失效特征与HBM应力的相关程度非常高（远高于90％）。鉴于此，ANSI / ESD S5.2标准文件正在将其降级为标准测试方法（STM，standard test method）。作为STM，机器模型（MM）文档不再允许用于使用MM测试对设备的认证。

充电器件模型（CDM）描述了IC组件和半导体自身内发生的充电/放电事件。这种现象的许多例子之一是器件沿着运输管向下滑动并与金属接地表面接触。放电电流仅受器件的寄生阻抗和电容限制。因此，放电电流脉冲非常快（通常为几纳秒）并且幅度为几安培（即，超过10A是非常常见的）。根据一项调查，IC中超过99％的ESD损害是由CDM应力机制引起的。

各种ESD事件模型的等效电路表示如图1.2a所示。所有三种模型（HBM，MM和CDM）可以通过一个等效电路拓扑结构（参见图1.2）来描述，其中元件的值不同。 HBM，MM和CDM的电流波形来自不同的RLC值。如果振荡频率超过阻尼系数，包括负载电阻，则放电是对于具有低电阻负载的MM和CDM观察到的振荡。否则，它会像HBM一样周期性衰减。

射频集成电路中的ESD保护基础知识

图1.2 a、用于ESD分类测试模型的RLC等效电路。 b、图1.1中ESD分类测试模型的放电电流

图1.2 a、用于ESD分类测试模型的RLC等效电路。 b、图1.1中ESD分类测试模型的放电电流波形

所有上述ESD分类测试模型都用于测试设备直到故障。图1.3a描述了一个瞬态HBM测试仪，它测试晶圆级的故障，图1.3b是用于类似目的ESD“枪”，除了该测试是在系统级而不是器件级。但是，这些破坏性测试方法无法提供对设备故障机制的深入了解。为了克服这个缺点，Tim Maloney首先引入了一种称为传输线脉冲（TLP，transmission line pulse ）的测试方法来模拟HBM ESD事件。图1.4a描述了TLP测量的原理。传输线电缆用于产生放电到IC组件的稳定的方波电流波形，而这模拟了ESD应力。 TLP脉冲的持续时间通常为100 ns，脉冲上升时间的变化范围为1至10 ns。最近，上述测试方法也已扩展到更短的脉冲。非常快速的TLP（vfTLP，very fast TLP）系统是为了模仿CDM事件而开发的。 vfTLP测试系统在概念上与标准TLP系统类似，但它具有更窄的脉冲宽度（1-5 ns）和更短的脉冲上升时间（0.1-0.5 ns）。

射频集成电路中的ESD保护基础知识